模塊是FAST平台實現分(fēn)組處理的基本單元，軟硬件模塊間高效的信息交互對實現軟硬件協同分(fēn)組處理具有重要意義。元數據（Metadata）是FAST平台中(zhōng)模塊間信息交換的核心數據結構，是控制分(fēn)組在軟硬件模塊間的處理路徑以及信息交換的關鍵。 一(yī)、軟硬件協同分(fēn)組處理流程    FAST平台中(zhōng)傳輸的每個分(fēn)組都攜帶一(yī)個元數據塊，用于存放(fàng)分(fēn)組的接收信息（如端口号，接收時刻等）、路徑控制信息（如下(xià)一(yī)個模塊号DMID）、處理的中(zhōng)間狀态（如流分(fēn)類的标識FlowID）以及用戶自定義狀态信息等。
     FPGA OS必須爲每個從端口接收的分(fēn)組創建并初始化一(yī)個元數據塊，每個軟件UA也必須爲其産生(shēng)的分(fēn)組構建并初始化一(yī)個元數據塊。當硬件模塊把分(fēn)組DMID設置爲某個UA的MID，或者UA把分(fēn)組的DMID設置爲某個硬件模塊的MID時，分(fēn)組需要攜帶元數據穿越軟硬件界面，如下(xià)圖所示。假設硬件流水線由X、Y、Z三個模塊組成，作爲流水線最後一(yī)級的模塊Z通常爲輸出引擎，FPGA OS将DMID爲Z的分(fēn)組送輸出接口發出。      如果平台加載了一(yī)個軟件程序A，功能是對p1接口輸入，p2接口輸出的所有分(fēn)組進行安全檢查，那麽A可向模塊Z配置規則，将所有輸入接口爲p1，輸出接口爲p2的分(fēn)組的DMID設置爲A。因此模塊Z會将分(fēn)組p的DMID設置爲A，FPGA OS會将p送到軟件模塊A進行處理，同時将p的SMID設置爲Z，表示這是硬件模塊Z發出的分(fēn)組。      當A完成對p的安全檢查需要繼續從p2發出分(fēn)組p時，可将p的DMID設置爲Z，将p再次發送回硬件流水線。雖然p首先經過了硬件流水線中(zhōng)的模塊X和Y，但由于DMID爲Z，所以X和Y不會處理分(fēn)組p，而是将其送到Z處理。Z發現p的SMID爲A，表示已經過安全檢查，因此會将分(fēn)組DMID修改爲Z，由FPGA OS從端口發出。 二、軟硬件協同處理中(zhōng)的信息交互      元數據中(zhōng)除了DMID和SMID字段外(wài)，還定義了其他字段用于模塊間信息的交互。FAST2.0規範定義的元數據包含了14個字段，如下(xià)表所示：    根據系統的性能要求，開(kāi)發周期，開(kāi)發人員(yuán)喜好（軟件開(kāi)發或硬件開(kāi)發），可将需要實現的網絡功能劃分(fēn)到不同的軟硬件模塊中(zhōng)實現（這一(yī)點後面還會詳細介紹），而軟硬件模塊間狀态信息的交互需要在元數據中(zhōng)攜帶，例如：
     （1）PST字段：硬件可進行分(fēn)組解析，包括網絡協議類型或者是應用層解析，并将解析的結果通過PST編碼送UA，實現将UA分(fēn)組解析功能卸載到硬件實現；      TSN在轉發流程中(zhōng)擴充的單流過濾和管控（PSFP）機制主要實現三個功能，一(yī)是單流測量，使用令牌桶機制測量到達的每條流得流量和最大(dà)幀長度是否超過預定合約；二是時間門控隊列選擇機制，即将全局時間（分(fēn)組到達的時刻）加入隊列選擇算法中(zhōng)考慮，重新計算分(fēn)組内部優先級，并根據内部優先級而不是分(fēn)組VLAN頭或IP頭中(zhōng)攜帶的外(wài)部優先級選擇輸出隊列号；三是入隊測量，基于令牌桶機制對進入特定隊列的流量進行測量，保證進入相應隊列緩存的分(fēn)組流量滿足一(yī)定的合約。      （2）FlowID：硬件實現對分(fēn)組的分(fēn)類，然後将分(fēn)類的結果送UA處理，即實現将軟件的流分(fēn)類功能卸載到硬件實現；      （3）RXTS：硬件實現對分(fēn)組接收的時間進行精确标記，軟件UA可以根據這個時間戳進行時間敏感的功能處理，這對于精準網絡測量和IEEE1588時間同步控制的實現十分(fēn)關鍵；      （4）UDM：用戶根據需要使用16字節的UDM字段實現UA和特定硬件模塊之間的信息傳遞，例如當硬件模塊按照匹配的規則将分(fēn)組送給軟件UA時，可以攜帶匹配的規則号或軟件預先設置的cookie信息等。軟件在将分(fēn)組發送給硬件時，也可以攜帶一(yī)些控制硬件處理的信息，如定時發送的信息等。關于UDM的使用會在後續的實際案例中(zhōng)更加詳細的介紹。